您好:
请问在J5上MIPI相关的硬件设计上应该注意什么?
4路MIPI RX数据处理上在soc中有什么区别?
烦请介绍一下,我们从获取到的文档中,没有关于此部分的详细介绍,特来提问,感谢!
请问在J5上MIPI相关的硬件设计上应该注意什么?
4路MIPI RX数据处理上在soc中有什么区别?
烦请介绍一下,我们从获取到的文档中,没有关于此部分的详细介绍,特来提问,感谢!


您好:
如上各位所答,稍做补充,J5上4个MIPI RX是不完全对称的,基础功能与性能相同,主要差异在于其后端连接不同:RX0/RX1后连CIM只能online到ISP/PYM,RX2/RX3后连CIMDMA只能offline先下DDR再连后级模块。
由此引申出的部分差异还有:RX0/RX1若接YUV连PYM,需独占该PYM(且只能处理1路),RX2/RX3则无此限制; RX0/RX1不支持原生EMB DATA数据,RX2/RX3则支持由CIMDMA接收;
若使用RX bypass TX功能,还需注意RX0/RX2只能bypass给TX0(2选1),RX1/RX3只能bypass给TX1(2选1);
以上信息可参考《J5-Sensor接入开发手册》内背景知识下:[2.4 MIPI-CSI]与[2.5 CIM/CIMDMA]。
谢谢~